SmGen

Lisans: Ücret -siz ‎Dosya boyutu: N/A
‎Kullanıcı Derecelendirmesi: 3.0/5 - ‎1 ‎Oy

SmGen Verilog için sonlu bir durum makine jeneratörüdür. Ama bir FSM giriş aracı değil. Giriş davranışsal verilog gibi. SmGen ondan synthesizabe FSM tabanlı bir tasarım oluşturur. Saat sınırları açıkça tasarımcı tarafından sağlanır.

sürüm geçmişi

  • Sürüm files tarihinde gönderildi 2010-06-11
    Çeşitli düzeltmeler ve güncelleştirmeler
  • Sürüm N/A tarihinde gönderildi 2010-06-11

Program Detayları