& logics entegre şeması editörü ve waveform tarayıcıile bir mantık devresi simülatörüdür. Şu anda kullanılabilir şematik bileşenler: Transistörler: NMOS, PMOS Mantık kapıları: tampon, inverter, ve, nand, veya, ne, exor, exnor, üç-devlet tampon ve inverter Parmak arası terlikler: D mandal, kenar tetikli D, JK parmak arası terlik, monostable Çoklayıcılar: 2'ye 1, 4'e 1, 8'e 1. Demultiplexers: 1 - 2, 1 - 4, 1 - 8 Göstergeler: LED, osiloskop probu Görüntüler: ondalık, hexadecimal Anahtarlar: geçiş düğmesi, düğmeye basma Sabitler: yüksek ve düşük.
Şema düzenleyicisi özellikleri: özel alt devre (kara kutu), içeriğe duyarlı menü, otomatik yönlendirici, 7 adımgeri al/yeniden yapma, uzak bağlantılar için etiketler, seçimde otomatik büyütme, klonlama, döndürme, kilitli ve kilitlenmemiş taşıma, dikey ve yatay hizalama, merkeze taşıyın.
Dijital devre simülatörü üç mantık düzeyi ve üç empedans değerleri ile çalışır. Düşük, tanımsız ve yüksektir. Kablolar isteğe bağlı olarak mantık düzeylerini görüntüleyebilir. Anahtar seviyesi modelleme, kapı seviyesi modelleme ve karmaşık cihaz düzeyi modelleme bir devre içinde karıştırılabilir. Simülatör çalışma zamanı hatalarını algılar ve şema üzerinde hata iletileri koyar. Algılanan hatalar şunlardır: Geçici kısa devre koşulları. Bağlı çıktılar farklı veya tanımlanmamış düzeylere sahipse ve düşük veya tanımlanmamış empedansa sahipse. Spike algılama. Bir giriş yapılandırılan değerden daha kısa bir impuls aldığında. Flip flop kurulumu, bekleme, kurtarma, devam süresi ihlalleri. Parmak arası terlikbu gibi durumlarda metastabil bir duruma girebilir.
Dalga formu tarayıcısanal bir dijital osiloskop olduğunu. Geçerli özellikler şunlardır: başlangıç, durdurma süresi, arabellek uzunluğu ayarı, zaman kayması ve yakınlaştırma, mantıksal düşük, yüksek ve tanımlanmamış durumların görüntülenmesi.
3.x sürümleri HDL uzantısı içerir. Verilog'un çok küçük bir alt kümesini kullanarak bir kutudaki bir devreyi tanımlamak mümkündür. Gates.s demo simple.v dosyasından aşağıdaki modülü yükler:
modül smpl_circuit (A,B,AND,NAND,OR,NOR,XOR,XNOR,BUF,NOT); giriş A,B; çıkış VE,NAND,OR,NOR,XOR,XNOR,BUF,NOT; ve #10 g0(AND,A,B); nand #10 g1(NAND,A,B); veya #10 g2(OR,A,B); ne #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); #10 değil (NOT,A); son modül
ve test1.v dosyası:
modül devresi(A,B,C,y); giriş A,B; çıkış y; tel e; ve #30 g1(e,A,B); veya #30 g2(y,e,C); son modül
Kutuların içinde çalışma zamanı hata algılaması yoktur. Yalnızca ilk derleme zamanı hatası görüntülenir.
Program demo devreleri yerleşik ile birlikte gelir. Onlar hızlı bir şekilde başlamak için yardımcı olur. Ayrıntılar için http://www.hexastyle.com/home/andlogics/first-3-steps bakın. Örneklerin çalışmasını ve zamanlamasını kolayca simüle edebilir, analiz edebilir ve değiştirebilirsiniz. Örneklerde oluşturulmuştur: 74160, 74163 senkron sayaç 74180 parite jeneratör denetleyicisi 74181 4 bit ALU 74147, 74148 öncelikli kodlayıcı CMOS kapılarıtransistör seviyesi modelleme Daha fazla örnek örneğin ikili toplayıcı, Johnson sayacı buradan indirilebilir: http://www.hexastyle.com/home/andlogics/download-examples
sürüm geçmişi
- Sürüm 4.9 tarihinde gönderildi 2016-11-27
Demo ile bir kutuiçinde 7 segment ekran, rezistans, yarım ve tam toplayıcı eklendi.,Sabit PMOS transistör simülasyon sorunu. - Sürüm 4.5 tarihinde gönderildi 2016-09-10
Düzeltilmiştir appcompat sürüm uyuşmazlığı...
Program Detayları
- Kategori: Eğitim > Eğitim ve Öğretim Araçları
- Yayımcı: Hexastyle
- Lisans: Ücret -siz
- Fiyat: N/A
- Sürüm: 4.9
- Platform: android