Logic Breadboard Simulator 1.37

Lisans: Ücretsiz Deneme ‎Dosya boyutu: N/A
‎Kullanıcı Derecelendirmesi: 4.0/5 - ‎1 ‎Oy

Mantık Breadboard Simulator breadboard ve şematik editörler, HDL girişi, sanal dijital osiloskop ile bir mantık devre simülatörü. Ekmek tahtası aşağıdaki özelliklere sahiptir. Güç konektörleri, iki bağımsız saat jeneratörü, 32 kanallı kapsam. Tek dokunmatik delik ve cihaz seçimi. Rezistans için tel, LED,LED+rezistans dönüşümü. Aygıt kitaplığı. 7 adım geri/yeniden yapın. Özel devreler. 7 segment ekran. ıcs: 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407,7408, 7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417, 7419, 7420, 7421, 7422, 7427, 7428, 7430, 7440, 7449 Şu anda kullanılabilir şematik bileşenler: Transistörler: NMOS, PMOS Mantık kapıları: tampon, inverter, ve, nand, veya, ne, exor, exnor, üç-devlet tampon ve inverter Parmak arası terlikler: D mandal, kenar tetikli D, JK parmak arası terlik, monostable Çoklayıcılar: 2'ye 1, 4'e 1, 8'e 1. Demultiplexers: 1 - 2, 1 - 4, 1 - 8 Göstergeler: LED, osiloskop probu Görüntüler: ondalık, hexadecimal Anahtarlar: geçiş düğmesi, düğmeye basma Sabitler: yüksek ve düşük. Şema düzenleyicisi bazı iyileştirmeler ile & mantık uygulaması geliyor. Dört kat daha büyük tuval, daha hızlı yönlendirici. Ekmek panosundaki alt devrelerde bağlantı noktası etiketleri olabilir. Sadece devre için bir ek açıklama koymak. Sözdizimi basittir. Şuyla başla. ve noktalı ayrı etiketler. Bağlantı noktası ~ ile etiket başlat'tan daha inkar edilirse. Bağlantı noktası etiketleri sayısı bağlantı noktası sayısına eşit olmalıdır. Örneğin. . B.C.~LT.~BI/RBO.~RBI. D.A.GND.e.d.c.b.a.g.f.Vcc Özel devrelerin yeri "ics" dizinidir. Şema düzenleyicisi özellikleri: özel alt devre (kara kutu), içeriğe duyarlı menü, otomatik yönlendirici, 7 adımgeri al/yeniden yapma, uzak bağlantılar için etiketler, seçimde otomatik büyütme, klonlama, döndürme, kilitli ve kilitlenmemiş taşıma, dikey ve yatay hizalama, merkeze taşıyın. Dijital devre simülatörü üç mantık düzeyi ve üç empedans değerleri ile çalışır. Düşük, tanımsız ve yüksektir. Kablolar isteğe bağlı olarak mantık düzeylerini görüntüleyebilir. Anahtar seviyesi modelleme, kapı seviyesi modelleme ve karmaşık cihaz düzeyi modelleme bir devre içinde karıştırılabilir. Simülatör çalışma zamanı hatalarını algılar ve şema üzerinde hata iletileri koyar. Algılanan hatalar şunlardır: Geçici kısa devre koşulları. Bağlı çıktılar farklı veya tanımlanmamış düzeylere sahipse ve düşük veya tanımlanmamış empedansa sahipse. Spike algılama. Bir giriş yapılandırılan değerden daha kısa bir impuls aldığında. Flip flop kurulumu, bekleme, kurtarma, devam süresi ihlalleri. Parmak arası terlikbu gibi durumlarda metastabil bir duruma girebilir. Sanal dijital osiloskop aşağıdaki geçerli özelliklere sahiptir: başlat, durdurma süresi, arabellek uzunluğu ayarı, zaman kayması ve yakınlaştırma, yukarı/aşağı kaydırma, mantıksal düşük, yüksek ve tanımlanmamış durumların görüntülenmesi. Uygulama HDL uzantısı içerir. Verilog'un çok küçük bir alt kümesini kullanarak bir kutudaki bir devreyi tanımlamak mümkündür. Gates.s demo simple.v dosyasından aşağıdaki modülü yükler: modül smpl_circuit (A,B,AND,NAND,OR,NOR,XOR,XNOR,BUF,NOT); giriş A,B; çıkış VE,NAND,OR,NOR,XOR,XNOR,BUF,NOT; ve #10 g0(AND,A,B); nand #10 g1(NAND,A,B); veya #10 g2(OR,A,B); ne #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); #10 değil (NOT,A); son modül

ve test1.v dosyası: modül devresi(A,B,C,y); giriş A,B; çıkış y; tel e; ve #30 g1(e,A,B); veya #30 g2(y,e,C); son modül Kutuların içinde çalışma zamanı hata algılaması yoktur. Yalnızca ilk derleme zamanı hatası görüntülenir. Program demo devreleri yerleşik ile birlikte gelir. Onlar hızlı bir şekilde başlamak için yardımcı olur. Ayrıntılar için http://www.hexastyle.com/home/andlogics/first-3-steps bakın. Örneklerin çalışmasını ve zamanlamasını kolayca simüle edebilir, analiz edebilir ve değiştirebilirsiniz. Örneklerde oluşturulmuştur: 74160, 74163 senkron sayaç 74180 parite jeneratör denetleyicisi 74181 4 bit ALU 74147, 74148 öncelikli kodlayıcı CMOS kapılarıtransistör seviyesi modelleme Daha fazla örnek buradan indirebilirsiniz: http://www.hexastyle.com/home/andlogics/download-examples

sürüm geçmişi

  • Sürüm 1.37 tarihinde gönderildi 2016-11-24
    Şemaya 7 segment ekran eklendi.
  • Sürüm 1.34 tarihinde gönderildi 2016-10-25
    Android 7.0 Nougat üzerinde izin işleme eklendi.

Program Detayları